友情链接:
合作联系
|
ASPEN培训课程
培训目标： 使硬件工程师掌握高速电路PCB设计的核心方法与量化设计规范，能够独立完成复杂高速板卡的设计与仿真验证，有效提升产品的一次成功率与信号完整性。
主题：从需求到布局——构建稳健的高速系统根基
高速系统设计与规划
1. 1.培训开场与核心板案例介绍
· •介绍本次培训将反复使用的核心参考设计板卡功能框图。
2. 2.器件选型策略与布局规划
· •实例讲解： 以核心板为例，分析CPU、存储器、接口芯片的选型考量。
· •量化规范：
o •去耦电容放置： 高频小电容（0.1uF/0.01uF）必须尽可能靠近芯片电源引脚（目标：< 1.5mm），其回流路径（过孔）到GND引脚的距离同样重要。
o •晶振/时钟： 晶体单元必须紧贴时钟发生器放置（目标：走线长度 < 10mm），下方铺设完整地平面，并用地孔包围屏蔽。
o •端接电阻： 串联匹配电阻必须紧靠驱动端放置（目标：< 2mm）。
3. 3.PCB叠层设计方法论
· •实例讲解： 展示核心板的多层板叠层结构，解释每一层的用途。
· •量化规范：
o •高速信号层必须紧邻完整的参考平面（地或电源）。
o •推荐层压厚度：核心信号层与参考平面间的介质厚度（如FR-4）建议 3.5-5 mil，以控制阻抗并减少串扰。
o •提供常用阻抗（50Ω单端，100Ω差分）的线宽/间距参考表。
关键接口电路设计实战（一）
1. 4.电源分配网络与地平面设计
· •实例讲解： 在案例图纸上标出电源树，讲解电源通道分割与电容组合。
· •量化规范： 电源平面边缘至少内缩20H（H为介质厚度）以上，以减少边缘辐射。
2. 5.DDR4接口设计深度剖析
· •实例讲解： 在案例图纸上逐一讲解以下要点。
· •布局要求： 拓扑结构（T点 vs Fly-by），DDR颗粒与CPU的相对位置。
· •布线要求：
o •线长匹配： 数据组内（DQ/DQS）等长要求 ±5 mil；地址/控制/命令组与时钟的等长要求 ±25 mil。
o •线宽间距： 遵循3W/4W规则（例如，线间距 ≥ 3倍线宽）以减少串扰。
· •参考平面： 强调完整地参考的重要性，避免跨分割。
高速信号完整性设计与接口深化
主题：从布线到屏蔽——确保信号纯净与完整上午（9:00-12:00）： 高速布线规则与信号完整性
1. 6.布线通用要求与阻抗匹配
· •实例讲解： 在案例板上指出差分对、敏感线（时钟）的走线范例。
· •量化规范：
o •阻抗匹配： 严格控制差分对阻抗为100Ω±10%，单端线阻抗为50Ω±10%。
o •过孔效应： 高速信号线换层时，旁边必须添加回流地过孔（目标：距离信号孔 < 15 mil）。
o •拐角： 使用45°角或圆弧拐角，避免90°角。
2. 7.PCIe 3.0 & USB 3.0 & 千兆以太网设计
· •对比讲解： 三者均为高速差分串行接口，对比其设计异同。
· •量化规范：
o •布线优先级： 等长要求（PCIe 3.0要求最严，通常 ±1 mil；USB 3.0/以太网可放宽至 ±5 mil）。
o •布线层： 尽量走在内层，避免表层阻抗突变和损耗。
o •AC耦合电容： 放置于发送端附近。
信号完整性专题与接口深化
1. 8.HDMI 2.0设计要点与屏蔽、测试点布置
· •实例讲解： HDMI的TMDS差分对与DDC时钟线的设计。
· •量化规范： 差分对间间距需加大，建议 ≥ 20 mil。
2. 9.屏蔽、测试点与其他SI考量
· •实例讲解： 指出案例板上的屏蔽罩安装焊盘、测试点（过孔型/焊盘型）位置。
· •量化规范：
o •测试点： 添加在关键信号线上，但引入的寄生电容要小（< 2pF）。测试点不能破坏参考平面的完整性。
o •屏蔽罩： 外壳上每间隔λ/20（对应最高噪声频率）设置一个接地过孔。
主题：从设计到验证——闭环设计与知识迁移
仿真、测试与标准
1. 10.高速电路PCB仿真方法
· •实例演示： 使用仿真软件（如ADS, HyperLynx）对案例板的PCIe或DDR4通道进行预仿真（布线前）和后仿真（布线后）演示。
· •关注波形： 重点观察眼图的高度、宽度、抖动，确保符合规范。
2. 11.高速走线信号测试方法
· •实例演示： 展示如何使用高速示波器、矢量网络分析仪进行TDR（阻抗测试）、眼图测试。
· •波形要求： 讲解PCIe、USB等协议对发送端和接收端眼图模板的要求。
3. 12.高速板卡电源波形测试与要求
· •实例讲解： 展示电源纹波和噪声的测试方法（使用同轴电缆和示波器）。
· •量化要求： 例如，核心电压纹波需小于标称值的2%-3%。
关键技术对比与总结
1. 13.关键技术对比：PCIe 2.0/ USB 2.0 / 百兆以太网 / DDR3 vs. 其新一代技术
· •核心差异总结表：
|
接口技术 |
与新一代主要差异（设计注意事项） |
|
PCIe 2.0 (5 GT/s) |
速率比PCIe 3.0 (8 GT/s) 低。布线等长和损耗要求更宽松（等长可放宽至±10 mil），对板材和加工工艺要求较低。 |
|
USB 2.0 (480 Mbps) |
差分对信号，但速率远低于USB 3.0 (5 Gbps)。无需像USB 3.0那样严格考虑连接器、线缆的屏蔽和损耗，布线难度大大降低。 |
|
百兆以太网 |
差分对信号，但通常为基带传输，无需像千兆以太网那样进行复杂的回波损耗控制，布线要求相对简单。 |
|
DDR3 |
相对于DDR4，速率较低，时序裕量更大。DDR4采用Fly-by拓扑，而DDR3多采用T型拓扑。DDR4的Vpp电压和端接方式（PODL）与DDR3（SSTL）不同，设计时需特别注意。 |
· •实例说明： 展示DDR3的T型拓扑布局与DDR4的Fly-by拓扑布局差异。
2. 14.参考设计标准解析与课程总览
· •解读IPC、JEDEC等国际标准中与本次培训相关的重要条款。
· •课程知识点回顾与答疑。
